韓国、2035年までにAI半導体の効率100倍を目指す

省電力を軸とする半導体ミッション

韓国は、AIコンピューティング効率を現在のワット当たり約2トークンから、2035年までに200トークンへ引き上げる目標を掲げ、サムスン電子、SKハイニックス、半導体製造装置メーカーのジュソン・エンジニアリングを政府の研究ミッションに参加させる。この計画では、コンピューティング性能を8.8倍に高めると同時に消費電力を11.4分の1に抑え、ワット当たりの計算処理量をおよそ100倍にすることを目指す。

科学技術情報通信部は10月14日、ソウルで「Kムーンショット」半導体ミッションの運営委員会と技術委員会を発足させた。政府、産業界、大学、研究機関から20人を超える専門家が参加している。委員会は、AIコンピューティングを制約する二つの密接に関係した課題、すなわちデータ移動に伴うエネルギー消費と、プロセッサーにデータを十分な速さで供給する難しさに対処する基盤技術の開発を担う。

半導体分野の取り組みは、AIと科学技術を組み合わせ、国家的課題の解決を目指す「Kムーンショット」の12のミッションの一つだ。中核となる構想は、メモリーを独立した記憶装置として扱い、プロセッサーへ絶えず情報を送るのではなく、メモリーを中心にコンピューティングシステムを構築することにある。

科学技術情報通信部は、発足後1年間の主要プロジェクトに250億ウォンを割り当てた。これは初期配分であり、2035年までのプログラム全体の予算として示された額ではない。この区別が重要なのは、提案された研究がデバイスや製造プロセスからメモリースタック、パッケージング、コンピューティングプラットフォーム全体に及ぶためだ。

「100倍」の目標が意味するもの

ミッションは、ワット当たりのトークン数を指標として目標を設定している。トークンとは、多くの生成AIモデルが処理するテキストの単位で、単語全体の場合もあれば、単語の一部の場合もある。ここでは、システムが消費電力に対してどれだけのAI処理を実行できるかを示す指標として使われる。

目標の計算は整合している。8.8に11.4を掛けると100.32になる。性能を高めながら処理に必要な電力を減らせば、掲げられた改善幅におよそ達する。ワット当たり2トークンから200トークンへの引き上げも、100倍に相当する。

これらは研究目標であり、完成したチップで達成済みの成果ではない。発表では、成功を測定する際に使うAIモデルやワークロード、コンピューティング構成は定められていない。また、電力測定の対象が個々のチップなのか、より広いシステムなのかも明らかにしていない。今後の実証を出発点と比較するうえで、こうした条件が重要になる。

効率が向上しても、電力消費全体がそれに応じて減るとは限らない。AI処理量が大幅に増えれば、総消費電力が増加する可能性もある。このミッションが数値で約束するのは、1ワット当たりの計算量を増やすことであり、性能向上と消費電力削減はそれぞれ別の目標として掲げられている。

メモリーが中核となる理由

科学技術情報通信部は、メモリーのボトルネックと電力消費の増加を主要な制約として挙げている。従来のコンピューティングでは、プロセッサーがメモリーからデータを繰り返し取得し、結果を送り返す。データの到着よりプロセッサーの処理速度が速い場合、処理能力の一部は活用されない。データの移動にもエネルギーが必要だ。

メモリー中心のコンピューティングは、メモリー内またはその近くで処理を行うことで、こうした負担の軽減を目指す。目的はメモリーチップの高速化だけにとどまらない。処理、記憶、データ移動が連携する仕組みそのものを変えることが関わっている。

このアプローチは、ミッションが掲げる二つの数値目標を結び付ける。データ移動の遅延を減らせば、プロセッサーがより多くの処理をこなせる可能性がある。また、データ転送を短縮または回避すれば、エネルギー消費を抑えられる可能性がある。計画中の技術が必要な規模で両方の効果をもたらすかは、実証を通じて確認する必要がある。

科学技術情報通信部の重点分野には、大規模なコンピューティング施設で動く生成AIにとどまらず、AIの適用範囲が広がっていることも反映されている。デバイス上で直接動作するAIは、バッテリーや熱の制約のもとで稼働しなければならない。ロボットなどのフィジカルAIでは、迅速な計算処理と電力管理を両立させる必要がある。発表では、こうした用途ごとの性能目標は設けていないが、より効率的なチップを追求する理由として、その成長を挙げている。

DRAMとNANDを組み合わせたメモリースタック

主要プロジェクトの一つが、新型の広帯域メモリー（HBM）の構想だ。DRAMを基盤とするメモリー部品HBDと、NANDフラッシュを基盤とする部品HBFを垂直方向に積層する。DRAMの速度と、NANDに特有の大容量記憶を組み合わせることが狙いだ。

DRAMは作業データに素早くアクセスできる一方、NANDフラッシュは継続的な電力供給なしでデータを保存する。両者は用途も動作特性も異なるため、単に既存のメモリースタックに層を追加するだけでは実現できない。

この構想は、より多くのAIデータにアクセスできる状態を保ちつつ、ストレージ、メモリー、プロセッサー間の転送が性能や電力消費を左右するのを防ぐ必要性に応えるものだ。垂直積層によって、これらの機能をよりコンパクトな構成にまとめることを目指す。

発表では、このメモリープロジェクトの容量、帯域幅、製造歩留まり、市販時期の目標は示されていない。したがって、製品の発表ではなく、開発の方向性として捉えるべきだ。価値は、異なるメモリー技術をどれだけうまく連携させられるか、また、完成したスタックがシステム全体でどのような性能を発揮するかにかかっている。

2035年に向けた3段階の計画

ロードマップは、極小の半導体デバイスから積層チップ、そして統合プラットフォームへと進む3段階の開発計画を示している。以下の順序で進める。

• 10月14日：科学技術情報通信部がソウルで運営委員会と技術委員会を発足。
• 2026～2029年：極微細な半導体デバイスとプロセスの開発に重点を置く。
• 2030～2032年：半導体の積層技術を進展させる。
• 2033～2035年：統合プラットフォームとシステムレベルの実証に重点を置く。
• 2035年：示された出発点の約2トークンから、ワット当たり200トークンを目指す。

発足日の年について、報道によって記述が異なる。ある報道は2026年10月14日と明記している一方、ほかの報道は年を示さず10月14日としている。そのため、発足日とロードマップは区別して扱い、翌年向けとされる資金を特定の暦年に割り当てる際に、確証のない年を用いるべきではない。

第1段階には、1ナノメートル未満の回路に向けたデバイス・プロセス技術が含まれる。ナノメートルは10億分の1メートルだ。発表は極めて微細な領域で研究を進める方向性を示す一方、目標が具体的にどの寸法を指すのか、製造スケジュールがどうなるのかは説明していない。

最終段階は、ミッションが掲げる目的にとって特に重要だ。有望なデバイスやメモリー部品だけでは、コンピューティング効率が100倍になったことを実証できない。実際に動作するプラットフォームとしてどのような成果が得られるかを確かめるには、各技術を統合し、併せて試験する必要がある。

コンピューティング計画に組み込まれるパッケージング

科学技術情報通信部は、ガラス基板、光通信、コンピューティングチップを一体化する先端パッケージングも計画している。パッケージングはチップを接続・支持し、データのやり取りとシステムとしての動作を可能にする構造だ。このミッションでは、チップ製造後の最終工程ではなく、開発対象となる技術の一部に位置付けられている。

光通信は、光を使って情報を伝送する。これを取り入れることで、デバイスやメモリーに加え、部品間の接続も研究対象となる。ガラス基板も計画中の統合工程に含まれるが、発表では提案された設計の仕様や、測定済みの利点は示されていない。

この広範な戦略には、科学技術情報通信部が示す方向転換が反映されている。競争の焦点は単一チップの微細化を超え、デバイス、製造プロセス、メモリー、パッケージング、システムの統合へと移りつつある。一つの部品を改良しても、別の部品がデータ移動を制限したり、過剰な電力を消費したりすれば、効果は限られる可能性がある。

そのためミッションには、産業界の需要を反映した統合実証が含まれる。個々の研究成果を単独の性能だけで評価するのではなく、実用的なコンピューティング環境で各技術が連携して機能するかを検証することが狙いだ。

研究を主導する体制

半導体プログラムのディレクターを務める金智英（キム・ジヨン）氏が運営委員会の委員長を務める。科学技術情報通信部、韓国研究財団、サムスン電子、SKハイニックス、ジュソン・エンジニアリングのほか、大学や研究機関の専門家が参加する。

運営委員会は、研究プロジェクト計画の策定・改定、主要な実施事項の審査、意思決定の調整を担う。別途設置された技術委員会は、技術ロードマップの作成、詳細なプロジェクトの計画、研究の進捗確認、目標管理を担当する。これにより、プログラムの方針決定と技術面の実行を分担する。

発足会議では、基盤技術の優先順位、各段階の目標、既存の半導体研究プログラムとの連携、産業界の需要を踏まえた実証について議論した。ジュソン・エンジニアリングは、デバイスとプロセスの開発に貢献する見通しで、主要メモリーメーカーに加え、製造装置メーカーの視点も委員会に取り入れられる。

研究開発政策を担当する科学技術情報通信部の金成洙（キム・ソンス）氏は、基盤研究と産業競争力を結び付ける必要があると述べた。

Kムーンショット半導体ミッションを通じて、産業界、学界、研究機関の力を結集し、将来の半導体に必要な基盤技術を先行して確保するとともに、研究成果を産業競争力につなげていく

委員会の発足によって設けられたのは運営体制だ。それだけで、提案された技術が量産可能な段階にあることや、参加企業が特定の商用製品に取り組むと約束したことが確定するわけではない。

公的資金と今後の課題

科学技術情報通信部は、企業単独では資金確保が難しい研究を含め、技術的リスクが高く多額の費用を要する技術を公的投資で支える方針だ。大学、企業、研究機関が基盤技術を開発し、政府と産業界が研究プロジェクトを通じて共同で検証する。

250億ウォンの配分により、ミッションには初期の資金が確保された。一方、発表では2035年までの総予算、参加者ごとの資金配分、企業の共同出資額は明らかにされていない。こうした情報がないため、取り組み全体の規模について判断できる範囲は限られる。

技術面でも、ワット当たりのトークン数を測定する際のベンチマーク、電力測定の正確な範囲、DRAMとNANDを組み合わせたスタックの仕様、統合実証の評価基準など、いくつかの詳細は公表されていない。これらは、掲げられた目標に照らして進捗を一貫して測定できるかを左右する実務上の決定事項だ。

ロードマップは大まかな開発期間を示す一方、今後の審査や予算決定、製品投入の具体的な日程は示していない。次の本格的な作業は委員会に委ねられる。すなわち、ミッションを具体的なプロジェクトに落とし込み、測定可能な目標を定め、研究を既存プログラムと連携させることだ。最大の検証課題は、メモリー、デバイス、パッケージングの各分野の進歩を組み合わせたとき、約束された効率向上が実現するかどうかである。

要点

• 韓国は、AIコンピューティング効率をワット当たり約2トークンから、2035年までに200トークンへ引き上げることを目指す。
• 目標は、性能を8.8倍に高め、消費電力を11.4分の1にすることを組み合わせている。
• サムスン電子、SKハイニックス、ジュソン・エンジニアリングが政府、大学、研究機関とともに参加する。
• DRAMを基盤とするHBDとNANDを基盤とするHBFを組み合わせたメモリースタックが提案されている。
• ロードマップは、2026～2029年の微細半導体技術、2030～2032年の積層チップ、2033～2035年の統合プラットフォームを対象とする。
• 科学技術情報通信部は主要プロジェクトの初期予算として250億ウォンを割り当てたが、2035年までの総予算は示していない。
• ベンチマークの詳細と商用化の時期は明らかにされていない。