原子レベルの薄さを持つ電子材料で速度の壁を突破
中国の研究者らは、世界の半導体情勢を塗り替える可能性のある製造技術の飛躍的進歩を発表した。従来の手法と比べ、およそ1,000倍の速さで2次元半導体材料を成長させる方法を開発した。国防科技大学と中国科学院の研究者らが主導したこの技術革新は、次世代チップの商業化を長年阻んできた重大なボトルネックに対処するものだ。
目次
中国科学院金属研究所の任文才氏、徐川氏らとともに朱孟建氏が率いる研究チームは、3月26日付の学術誌National Science Reviewに研究成果を発表した。改良型の化学気相成長法により、窒化ケイ素タングステンの大面積シートを毎分約20マイクロメートルの速度で作製できることを実証した。従来の基準では、わずか0.001ミリを成長させるのに5時間を要していた。
シリコンの限界が近づく理由
エレクトロニクス業界は50年以上にわたり、半導体チップ上のトランジスタ数が約2年ごとに倍増し、コストは低下するという経験則「ムーアの法則」に沿って発展してきた。この傾向はスマートフォンからスーパーコンピューターまで、あらゆる機器の進化を促し、シリコンを基盤とする数兆ドル規模の産業を築いた。しかし、トランジスタの寸法が原子レベルに近づくにつれ、基礎物理学の制約が現れ始めている。
およそ5ナノメートルを下回ると、シリコン中の電子は古典的なコンピューティングを損なう量子力学的な振る舞いを示し始める。量子トンネル効果によって、電子は本来遮断するはずの絶縁障壁をすり抜ける。また、部品がさらに密集するにつれ、熱の放散はますます困難になる。こうした物理的制約は、現代の技術発展を支えてきた進歩を止めかねない。
人工知能（AI）システムや大規模言語モデルを中心に、必要な計算能力が飛躍的に増す中、コンピューティング能力への需要は加速し続けている。業界予測によると、AIの計算需要は2030年までに、2023年の水準と比べて1,000倍に増える可能性がある。需要の拡大とシリコンの物理的限界との隔たりを背景に、従来の半導体製造を補完、あるいは置き換え得る代替材料の世界的な探索が進んでいる。
2次元材料が持つ可能性
2次元半導体は、従来のシリコンを超える有望な道筋の一つだ。厚さが原子1個分しかないものもあるこれらの材料は、3次元結晶とは根本的に異なる仕組みで電気を通す。電流の通り道を固体ブロックから削り出す必要があるバルクシリコンとは違い、2次元半導体はもともと薄いため、ナノスケールの構造を作るために材料を物理的に削り取る必要がない。
こうした極薄層における量子閉じ込め効果は、電気特性を劣化させるどころか、向上させる可能性がある。電子の動きが2次元に制限されると、電子が取り得る最低エネルギーが上がり、トランジスタのオンとオフを制御するバンドギャップが実質的に広がる。そのため2次元材料は、同等の寸法のシリコンに比べて電力効率を高め、漏れ電流を抑えられる可能性があり、5ナノメートル未満のプロセス技術に適した候補となっている。
すでに複数の2次元材料で優れた性能が示されている。遷移金属ダイカルコゲナイドに分類される二硫化モリブデンや二セレン化モリブデンは、導電状態と絶縁状態を切り替えられる天然のバンドギャップを持つ。電子を電荷担体として電流を運ぶこれらのn型材料は、実験室で比較的容易に作製できる。しかし、実用的な集積回路を作るには、相補的な材料の組み合わせが必要だ。
p型材料不足の解消
現代のトランジスタ構造は、2種類の半導体の組み合わせに依存している。n型は電子を電荷担体として使い、p型は結晶格子内の電子の欠損である「正孔」によって正電荷を伝える。この相補型金属酸化膜半導体（CMOS）構造は、現代のデジタル論理回路の基盤だ。NAND、NOR、NOTの各ゲートは、いずれも両方の型が連携して動作する必要がある。
2次元のn型半導体は広く入手できる一方、高性能で安定したp型材料はなかなか実現していない。朱孟建氏は、この不足を重大なボトルネックであり、半導体研究における熾烈な競争領域だと説明した。信頼性の高いp型材料がなければ、n型材料がどれほど優れていても、技術者は計算の基盤となる基本的な論理ゲートを構築できない。
中国の研究チームは、この不均衡を解消する材料として窒化ケイ素タングステンを特定した。この材料は、安定性を損なうことが多い外部ドーピング工程を必要とせず、自然にp型の性質を示す。作製した薄膜は、高い正孔移動度と電流密度に加え、優れた機械的強度と熱伝導性を示した。これらの特性から、商用チップの製造に必要な複数工程のリソグラフィー処理でも、基板から割れたり剥離したりせずに耐えられる可能性がある。
ビスマス酸セレン化物を使った別の関連プロジェクトで2次元トランジスタを研究する北京大学の彭海琳教授は、このドーピングの均衡が持つ根本的な重要性を説明した。同じくシリコン後の技術を目指すこの研究では、同チームはインテルの最新3ナノメートルチップより40％高速で、消費電力を10％抑える性能を達成した。北京大学の研究グループは、自らの開発を近道ではなく進路変更と表現し、シリコンベースの設計からの根本的な転換を示した。
金とタングステンを使った技術革新
生産速度の飛躍的な向上を可能にした重要な技術革新は、2次元半導体薄膜を成長させる化学気相成長法の工程を再設計したことにある。従来のCVD法では、加熱した基板上に原料ガスを流し、原子が1層ずつ結晶化するのを待つ。この工程は長らく非常に時間がかかり、ミリメートル単位の実験試料から商業製造に使う300ミリメートルのウエハーへと規模を拡大することは、経済的に実現困難だった。
研究チームは、標準的な固体基板を、液体の金とタングステンを重ねた二層基板に置き換えた。液体金の表面には結晶粒界がなく、結晶核の形成に向けた均一で滑らかな土台となる。これにより原料原子は、従来の固体基板上よりもはるかに速く表面を拡散できる。同時に、下層のタングステンが窒化ケイ素タングステン薄膜に必要な元素の一つを供給するため、成長速度を制限しがちな気相からの供給への依存を減らせる。
この基板の改良により、約36×18ミリメートルの単層薄膜を成長させることができ、2次元半導体をウエハースケール製造の段階へと押し上げた。得られた材料は、先端チップへの応用に欠かせない優れた電気性能、耐久性、放熱性を示した。生産速度は、5時間で約0.00004インチから毎分約0.0008インチへと向上し、業界の注目を集める1,000倍の加速を実現した。
この方法ではドーピング特性も精密に制御でき、技術者は薄膜の電気的特性を調整できる。この調整可能性は、商用化に向けて必要な段階である、既存のCMOS構造への2次元材料の組み込みに欠かせない。現在の半導体製造設備との適合性は、将来の統合を簡素化する可能性があるものの、今回の実証規模から量産ウエハーへ拡大するには、なお大きな技術課題が残る。
世界的な競争と戦略的な意味合い
この半導体技術の飛躍は、主要経済国間の技術競争が激化する中で発表された。CAS Content Collectionのデータによると、中国の研究機関はマイクロエレクトロニクス関連の論文と特許の双方で急速に存在感を高めており、商業化を重視した知的財産の出願も数多く生み出している。一方、米国はCHIPS・科学法を通じ、国内の製造能力と研究力の強化に527億ドルを割り当て、主導権を維持するための積極策を進めてきた。
地政学的緊張は世界のサプライチェーンを複雑にしている。2022年10月に導入された輸出規制は、中国による先端半導体製造装置やコンピューティング用チップへのアクセスを制限している。規制はAIや防衛技術分野における中国の進展を抑えることを狙う一方、技術的自立を目指す国内研究の取り組みも促した。今回の2次元半導体の進展は、従来とは異なる材料基盤を開発して既存の装置がもたらすボトルネックを回避し得る、まさにその種の基礎研究に当たる。
市場分析によると、2025年に約1,118億4,000万ドルと評価された世界の半導体製造装置市場は、2034年までに2,680億6,000万ドルに達すると予測されている。5ナノメートル未満の先端プロセスへの移行に伴い、極端紫外線（EUV）リソグラフィーや新規材料が不可欠となることが成長を後押しする。現在はアジア太平洋地域が約69％の市場シェアで首位を占める一方、欧州と北米も、特定地域に集中したサプライチェーンからの脱却に向けて大規模な投資を進めている。
業界専門家によると、実験室での実証から商用生産への移行には、材料科学者、プロセス技術者、デバイス物理学者の連携による数年単位の取り組みが必要となる。1枚のチップ上で数十億個のトランジスタが安定して機能する水準まで欠陥密度を下げ、新材料を既存のリソグラフィー、エッチング、金属配線工程と適合させなければならない。中国の研究チームが開発した液体金属基板の手法は、最終的にどの材料が量産に採用されるかにかかわらず、業界全体の技術原則に影響を与える可能性がある。
商用化への道に立ちはだかる課題
実験室での有望な成果にもかかわらず、現在の成果から2次元トランジスタを搭載した消費者向け製品に至るまでには、いくつもの大きな障壁がある。ウエハー面積を広げるほど、その全域で均一性を保つことは飛躍的に難しくなる。36×18ミリメートルの薄膜から直径300ミリメートルの量産ウエハーへの移行は、化学気相成長装置を単純に大型化するだけでは済まない。大幅に広い表面全体で原子レベルの精度を維持する必要がある。
熱管理も重要な課題だ。窒化ケイ素タングステンは一部の代替材料と比べて優れた熱特性を示すものの、極薄材料は本質的に熱を流す断面積が限られる。トランジスタがさらに密集するにつれ、性能を保ち、繊細な構造の熱損傷を防ぐために、不要な熱の除去が重要になる。また、2次元材料は、原子レベルの薄層を損傷しかねないエッチング、成膜、洗浄を含む製造工程の物理的負荷に耐えられる機械的強度も必要だ。
熟練労働者の不足も、こうした技術課題に拍車をかけている。米半導体工業会は、米国だけで2030年までに熟練技術者、エンジニア、科学者が約6万7,000人不足すると予測した。同様の人材不足は世界の製造拠点でも生じており、新技術が研究段階で実用性を証明した後も、導入のペースを遅らせる可能性がある。
環境面の懸念も拡張計画に重くのしかかる。直径12インチのウエハーを製造する最新工場は、1日に約1,000万ガロンの水を消費する。2021年に台湾を襲った深刻な干ばつは、半導体製造が資源不足に脆弱であることを浮き彫りにした。製造各社はリサイクル技術や持続可能な取り組みの導入を進めているが、新材料に対応する工場の建設を検討する中で、チップ製造に必要なエネルギーと水の多さは依然として重要な課題だ。
要点
- 中国の研究者らは、従来の手法より1,000倍速く2次元半導体材料を成長させる化学気相成長法を開発し、毎分約20マイクロメートルの速度を実現した。
- 液体の金とタングステンを重ねた二層基板を使い、窒化ケイ素タングステンのウエハースケールのシートを作製する。この技術は、CMOSトランジスタの対に必要な高性能p型2次元材料の深刻な不足に対処する。
- この技術革新は、シリコンが5ナノメートル未満で根本的な物理限界に近づく中で登場した。量子トンネル効果と放熱の問題が、ムーアの法則の下で数十年にわたり続いた着実な性能向上を止める恐れがある。
- 数原子分の厚さしかない2次元半導体は、従来の3次元シリコンよりエネルギー効率を高めながら、トランジスタの微細化を続ける道筋となる可能性がある。
- この開発は半導体の覇権をめぐる激しい世界競争の中で進んでおり、中国が研究成果を伸ばす一方、米国と欧州はCHIPS法を通じて数十億ドルを投じ、国内のサプライチェーン確保を目指している。
- 実験室での実証から商用生産に移るには、欠陥密度、熱管理、製造の均一性、既存の製造設備との統合などの課題を克服する必要がある。
- 半導体製造装置市場は、AI計算、先端プロセス、2次元半導体を含む新規材料への需要を背景に、2025年の1,118億4,000万ドルから2034年には2,680億ドルへ成長すると予測されている。
