制御線1本、量子ビット5個、不要な干渉を抑える手法
理化学研究所（理研）創発物性科学研究センターの研究者らは、共同研究者とともに、共通のマイクロ波回線1本を通じてシリコン量子ビット5個を制御し、それぞれの操作精度を約99.9%以上に保った。最大3個の量子ビットを同時に動作させた場合、各量子ビットの精度は99.99%を超えた。これは、大規模なシリコン量子プロセッサーの制御を難しくしてきた問題への対処となる。
目次
2026年10月15日にNature Physicsで発表されたこの研究は、マイクロ波信号そのものが干渉の大きな原因であることを明らかにした。ある量子ビット向けの信号が、他の量子ビットの動作条件を変えてしまう。研究チームは量子ビットのペア間で生じるこうした不要な変化を測定し、それを補正するよう制御信号を調整した。
この成果は、同時に解決しなければならない2つの課題に取り組むものだ。量子操作の精度を維持することと、プロセッサーの規模拡大に伴って必要となる配線を減らすことだ。共通のマイクロ波回線によって制御構成を簡素化し、較正手法によって複数の量子ビットが同時に動作する際の精度を保つ。
実験を指揮した理研の研究員で、共同筆頭著者のレオン・カメンツィンド氏は、10月16日付の理研の英語のプレスリリースで成果について説明した。
複数の量子ビットを同時に動作させても高忠実度の制御を維持できることを示しており、シリコン量子プロセッサーの大規模化に向けた重要な一歩となる
精度の数値が示すもの
Nature Physics掲載論文は「Simultaneous High-Fidelity Single-Qubit Gates in a Spin Qubit Array」と題し、ゲートと呼ばれる基本操作の測定結果を報告している。ゲートは量子ビットの量子状態を変化させる操作だ。忠実度は、その操作が意図した結果にどれだけ近いかを示す。
5個すべての量子ビットで、個別のゲート忠実度は99.99%を大きく上回り、一部は99.999%に近づいた。最大3個を同時に動作させても、忠実度は99.99%を超えて維持された。5個すべてを同時に動作させた場合について、論文は99.9%以上の性能を報告しており、理研は約99.9%と要約している。
小数点以下の桁が重要なのは、忠実度を100%から引くと、平均ゲート誤差の指標が得られるためだ。99.9%は0.1%、99.99%は0.01%に相当する。この段階間の向上で、その指標は10分の1になる。量子誤り訂正では、多数の操作にわたってこうした誤差を小さく保つことが極めて重要だ。
研究チームは、量子ビットの状態を異なる軸の周りに回転させる基本的なXゲートとYゲートを測定した。これらは量子回路の構成要素となる。こうしたゲートを複数同時に動作させれば、プロセッサーの異なる部分が順番待ちをせずに連携できる。
シリコン素子の仕組み
5個の量子ビットは、シリコンとシリコンゲルマニウムからなる構造内の量子ドットと呼ばれる微小領域に配置されている。金属電極がこれらの閉じ込め領域を形成し、制御する。情報は電子スピンという量子特性に符号化され、マイクロ波信号を使って操作できる。
この素子には、同位体シリコン28を濃縮したシリコンが使われている。理研の日本語の研究発表によると、シリコン28には核スピンがないため、情報を担う電子スピンにとって、よりノイズの少ない磁気環境を実現しやすい。
アルミニウム製ゲートの3層が重なり、アレイを形成する。小型のコバルト磁石が素子内で変化する磁場を作り、隣接する量子ビットの動作周波数を約150メガヘルツずつ離している。この周波数差により、マイクロ波電極を共有しながら個々の量子ビットを選択して制御できる。
共通回線には、異なる量子ビットを対象とするマイクロ波パルスをまとめて送る。一方、量子ドットの形成や量子ビット間の相互作用の調整など、他の役割はそれぞれ別の電極が担う。配線の削減は、こうしたプロセッサーの拡張を難しくする要因の一つであるマイクロ波制御インフラを対象としている。
量子ビットを順番に動作させられない理由
シリコンスピン量子ビットは待機中に、量子状態内の精密な関係が失われる。この損失はデフェージングと呼ばれ、次の操作が始まる前に情報を損なう可能性がある。この素子では、平均待機デフェージング時間は約10.3マイクロ秒、つまり100万分の1秒の約10.3倍だった。
論文によると、駆動中のコヒーレンス時間は約100マイクロ秒で、待機時のデフェージング時間のおよそ10倍だった。デフェージングの一部を抑える制御シーケンスを使うハーンエコー測定では、平均約60マイクロ秒という値が得られた。それぞれの測定は、異なる動作条件下にある量子ビットの特性を示している。
こうした短い時間を考えると、並列制御は実用上欠かせない。大規模プロセッサーで量子ビットを一つずつ順番に動作させれば、他の多くの量子ビットが貴重な時間を待機に費やす。量子誤り訂正でも、誤りの検出と対処には量子ビット群の協調動作が必要となる。
これまで並列制御には、精度を損なうという代償が伴っていた。Nature Physics掲載論文は、従来のシリコンおよびシリコンゲルマニウムを使った実験で、量子ビット2個を同時に動作させただけで忠実度が99.95%から99.5%に低下した例を挙げている。理研の研究チームは、この低下の物理的な原因と、その補正方法を調べた。
誤差を生むマイクロ波の作用
研究チームは、並列制御時の精度低下の主因としてACシュタルクシフトを特定した。マイクロ波場は、その周波数が量子ビットを制御するために使う周波数と異なっていても、量子ビットの実効的なエネルギー準位を変化させることがある。
量子ビットの位相は、その量子状態を構成する要素間の関係を示す。エネルギー準位間の差が変わると、位相の時間変化も変わる。予期しない位相シフトが生じると、次の制御パルスは、研究者が意図した位置からずれた状態に作用する。
研究チームは、Q3とQ4という量子ビットの間でこの干渉を直接測定した。Q4を駆動するとQ3に約0.0379ラジアンの位相シフトが生じ、Q3を駆動するとQ4には約マイナス0.0026ラジアンのシフトが生じた。この影響の差は、2つの量子ビットを同じ速度で動作させるために必要なマイクロ波出力が異なることを反映している。
位相シフトは、駆動振幅のおおむね2乗に比例して大きくなった。つまり、測定された関係では振幅を2倍にすると、位相シフトはおよそ4倍になり得る。そのため、制御信号が強いほど、慎重な補正が必要になる。
ペアごとの測定で較正の負担を抑える
博士課程で実験を行った筆頭著者の呉怡賢氏は、同時に動作させる量子ビットが増えても、較正の量を抑えられる仕組みを説明した。
量子ビットのあらゆる組み合わせごとに完全に別の較正手順を設けるのではなく、量子ビットのペア間で行った較正を用いて、不要な位相シフトを補正します
研究チームは、ある量子ビットの動作が別の量子ビットの位相をどう変えるかを測定した。次に、それぞれの影響を足し合わせ、複数の量子ビットを同時に動作させる際に必要な補正を算出した。マイクロ波の位相を調整して、主な不要シフトを打ち消した。また、回転が過大または過小になるのを補正するため、パルス振幅も較正した。
Q2、Q3、Q4を用いた試験でも、この手法の有効性が裏付けられた。隣接する2つの量子ビットを同時に動作させたときにQ3に蓄積する位相は、それぞれの隣接量子ビットについて個別に測定した影響の合計と一致した。5個すべてを動作させた際も、他の4個を駆動した状態で各量子ビットを測定する全較正と、ペアごとの較正は同等の性能を示した。
研究チームの2025年7月のプレプリントによると、較正の作業量は量子ビット数に対して指数関数的ではなく、二次関数的に増加する。概算では、量子ビット数を2倍にすると、ペアごとの較正作業は約4倍になる。可能な動作の組み合わせをすべて測定する場合は、これよりはるかに急速に作業量が増え、アレイの大規模化に伴って較正がますます難しくなる。
滑らかなパルスで精度を維持
較正は、細かく形状を整えたマイクロ波パルスと組み合わせて行われた。研究チームは、従来の矩形パルスよりも滑らかな包絡線を持つカイザー窓パルスを使った。この形状は、隣接する量子ビットを乱す可能性のある不要な周波数成分を抑える。
プレプリントによると、矩形パルスでは個別の基本ゲート忠実度は約99.98%だった。カイザー窓パルスに切り替えると、5個すべてで99.99%を超え、一部は99.999%に近づいた。この比較は、制御信号の形状が、周波数や強度と同様に重要であることを示している。
研究チームはランダム化ベンチマーキングを通じて性能を評価した。この手法では、ランダムに選んだ操作を連続して適用し、シーケンスが長くなるにつれて、意図した結果が得られる確率がどれほど速く低下するかを測定する。その低下から、平均ゲート忠実度を推定できる。
ゲート速度にもバランスが必要だった。ゲートが遅いと量子ビットがデフェージングにさらされる時間が長くなる一方、極めて速いゲートには強いマイクロ波駆動が必要となり、ノイズが増える可能性がある。この研究では個別制御に必要なゲート時間を最短83ナノ秒とし、3量子ビットの同時動作実験ではピーク駆動振幅を抑えるため、同時ゲートを250ナノ秒に設定した。
5個すべての動作に残る制約
量子ビット5個すべてを同時に駆動するには、より大きなマイクロ波出力が必要となり、忠実度は99.9%近くまで低下した。研究チームは、残る低下の主な原因を、計算に必要な量子コヒーレンスが弱まる駆動誘起デコヒーレンスとした。
位相補正は、測定して相殺できる予測可能なシフトに対処する。これに対してデコヒーレンスを抑えるには、動作中に量子状態をよりよく保つための変更が必要だ。そのため、マイクロ磁石を含む素子設計の改良が今後の焦点となる。
カメンツィンド氏は、残る制約とチームが提案する対策について説明した。
これは制約ですが、素子設計をさらに改善すれば、この誤差要因を緩和できる可能性があります
論文によると、耐故障性に必要な忠実度は、誤り訂正プロトコルや存在するノイズの種類によって異なる。実用的な動作に向けては、99.9%を超える値が広く目標とされている。実用システムには、精度の高いゲートに加えて、より大規模なアレイ全体で信頼性の高い測定と反復的な誤り訂正も必要となる。チームは、その段階に到達する時期を示していない。
最初の原稿から、より大きな研究目標へ
この研究は、プレプリントと学術誌での発表を経て、理研が成果を公表した。主な日程は以下の通り。
- 2025年7月16日：研究者らが最初のプレプリント、arXiv:2507.11918v1を公開。
- 2026年10月15日：Nature Physicsが研究成果を掲載。DOIは10.1038/s41567-026-03466-2。
- 2026年10月16日：理研が研究成果を紹介する英語のプレスリリースを発表。
共同研究には、理研、国立台湾大学、チューリヒ工科大学、オランダのQuTechの研究者が参加した。日本の科学技術振興機構（JST）は、耐故障性を備えたシリコン量子コンピューターの技術に取り組むムーンショット目標6のプロジェクト、JPMJMS256Hを通じて研究を支援した。
シリコンは既存の半導体製造技術との親和性が高く、高密度集積への道筋をもたらす。今回の実験は、その製造上の利点に制御戦略を加えるものだ。複数の量子ビットでマイクロ波回線を共有し、ペア間の測定に基づいて不要な位相相互作用を補正できる。
JSTムーンショット目標6のシリコン量子コンピューティングプロジェクトでプロジェクトマネージャーを務める樽茶清悟氏は、長期的な目標を示した。
私たちの長期目標は、シリコンスピン量子ビットを基盤とする耐故障性量子コンピューターの構築です。信頼性の高い並列制御は、その実現に欠かせない一歩です
要点
- 理研と共同研究者らは、共通のマイクロ波回線1本でシリコンスピン量子ビット5個を制御した。
- 個別のゲート忠実度は99.99%を超え、一部は99.999%に近づいた。
- 最大3個の量子ビットを同時に動作させても忠実度は99.99%を超え、5個すべてでは約99.9%以上となった。
- ペアごとの較正により、ACシュタルク効果が引き起こす不要な位相シフトを補正した。
- 5個すべての同時動作では、マイクロ波出力の増加によってデコヒーレンスが生じた。次の技術的課題は素子の改良となる。
- 研究成果は2026年10月15日にNature Physicsで発表された。
