AIチップの注文増、パッケージングと製造装置の供給を圧迫
2026年10月27日付のサプライチェーン関係者の情報によると、人工知能（AI）チップの需要が生産能力を圧迫する中、TSMCはCoWoS先端パッケージングサービスの価格を10～20％引き上げることを検討している。装置の納入期間は従来の3～6カ月から6～8カ月に延び、積み上がる受注残の解消に必要な工場増設の取り組みを遅らせている。
目次
供給逼迫は、AIシステムの学習や稼働に使われる画像処理プロセッサーにとどまらない。サーバー用中央演算処理装置（CPU）やカスタムチップも先端パッケージングを求めて競合する一方、複雑化するプロセッサーの検査にはより長い時間がかかる。半導体メーカーは、組み立て能力とその拡大に必要な装置の両方が不足している。
TSMCはこれを受け、装置の購入方針を変更したと報じられている。サプライヤーによると、同社は今年、従来のような値引きや、同価格での追加機能を求めず、既存価格で発注した。装置メーカーにとって、顧客は価格交渉よりも納入日の確保を重視するようになっている。
パッケージング価格の引き上げ案は、現時点ではサプライチェーン関係者の予想にとどまり、開始時期や顧客別の詳細な価格体系は確認されていない。将来の生産能力をめぐって伝えられている数字も、アナリストの予測であり、企業が公表した単一の確約ではない。
根本的な問題は、AI需要の伸びが生産ラインの建設や認定にかかる時間を上回り得ることだ。業界関係者は、新たな先端パッケージング工場が着工から最も処理速度の遅い工程の装置をフル稼働させるまでに、およそ3年かかると見積もる。装置を追加発注するのは、その過程の始まりにすぎない。
パッケージングが制約要因となった理由
CoWoSはChip-on-Wafer-on-Substrateの略称だ。演算用チップとメモリーを密接に接続した形で一体化し、両者の間で大量の情報を高速にやり取りできるようにする。高性能AIプロセッサーでは、この接続が完成品の機能を左右する重要な要素となる。
現在のAI向けパッケージには、計算を担う個々のシリコン片である複数の演算ダイと、高帯域幅メモリー（HBM）が組み込まれるケースが増えている。HBMはデータを高速に供給し、プロセッサーが待ち時間を減らして計算に集中できるようにする。
部品が増えるとパッケージは大型化し、製造工程も複雑になる。装置サプライヤーによると、組み立て品が大型になるほど、装置が1時間当たりに処理できる数量は減る可能性がある。そのため、顧客がより大きな設計に移行する中、工場は出荷量を現状の水準に保つだけでも装置を追加する必要が生じる場合がある。
需要は製品分野にも広がっている。画像処理装置（GPU）は引き続きAI計算の中核を担うが、サーバー用CPUや特定用途向け集積回路（ASIC）の注文も増えている。ASICは幅広い用途ではなく、特定の作業向けに設計されたチップだ。こうした製品の増加により、同じ専門的なパッケージング資源を求める顧客層が広がっている。
プロセッサーの複雑化で検査時間が延長
報道で引用された野村證券の推計によると、NVIDIAのBlackwellチップの最終検査時間は、前世代のHopperの約4倍に達する。RubinではHopperの約7倍の時間が必要になる可能性がある。こうした推計は、組み立てに加え、検査能力も独立した制約要因になりつつあることを示している。
検査では、完成したチップが顧客に届く前に、意図どおりに機能するかを確認する。1個当たりの検査装置占有時間が長くなると、メーカーが工程を変更したり能力を増強したりしない限り、同じ装置で1日に処理できる数量は減る。
そのため、パッケージング企業は組み立てと検査への投資を連携させる必要がある。ある工程の生産量を増やしても、次の工程の装置が追いつかなければ、そこで待ち行列が膨らむ可能性がある。
顧客向けにチップを製造するファウンドリーと、半導体の組み立て・検査を受託するOSAT企業は、いずれもこうした圧力に直面している。業界関係者の情報では、検査サイクルの長期化が、各社がパッケージング価格を10～20％引き上げる可能性を検討する理由の一つとなっている。
値引きより納入日を優先
装置サプライヤーは、TSMCとの交渉に明確な変化があったと説明する。従来の年次購入交渉では、同社は一般に、値下げや、追加料金なしでの機能追加を求めていた。今年は、サプライヤーによると、追加機能を要求せず既存価格を受け入れた。
サプライヤーにとっては、値引きや追加の技術開発に伴うコストを負担する圧力が弱まる。受注の利益を維持しやすくなる一方、装置の製造・納入は、部品の供給状況や加工能力に左右される。
装置の納入期間は従来の3～6カ月から6～8カ月に延びた。最長の待ち時間は2カ月延長し、最短の見積もり期間は3カ月から6カ月へと倍増した。これは生産装置の納入に関する期間で、パッケージングサービスの納期も一部で延びているが、比較できる数値は示されていない。
業界関係者によると、上流の部品サプライヤーや加工業者も、能力の上限近くで稼働している。装置メーカーは受注を受けると、部品の納入時期に合わせて生産計画を組む必要がある。顧客が提示価格を受け入れれば順番を確保できるかもしれないが、装置の組み立てと使用準備には時間がかかる。
工場が完成しても生産には時間が必要
先端パッケージング工場では、精密な工程を順番に実施する。業界関係者は、生産を制限し得る工程として、リソグラフィー、現像、ダイボンディングを挙げる。リソグラフィーと現像は微細なパターンの形成に使われ、ダイボンディングでは個々のチップを配置して接合する。
生産ラインを通る作業の速度は、最も処理の遅い工程で決まる。ある工程の能力を高めると、別の工程が新たな制約になることがあるため、増産には特定種類の装置を1台追加するだけでは不十分だ。
装置は設置後にも調整と検証が必要だ。エンジニアは、要求を満たす製品の割合を示す歩留まりが許容範囲に達するよう、正常なパッケージを安定して生産できる条件を確立しなければならない。そのため、装置が設置された建物でも、計画どおりの安定した生産に至るまで数カ月、あるいはそれ以上かかる場合がある。
着工から主要なボトルネック工程の本格稼働まで約3年という業界の見積もりは、工場建設の発表から供給が実際に増えるまでに大きな時間差が生じる理由を示している。その間、装置の納入に最長8カ月かかることが、既存施設に生産設備を追加する速度を制限する。
生産能力の予測は拡大を示すが、規模には差
10月27日の報道に付随するアナリスト予測では、TSMCのCoWoS生産能力は2026年に月13万枚を超え、2027年には月20万枚を目指す。ほかの機関の推計では、2026年末時点で月11万5,000～14万枚、2027年に月約17万枚となる。
ゴールドマン・サックスは年間生産能力を2026年に127万5,000枚、2027年に273万枚、2028年に348万枚と予測する。年間の数字を12で割ると、月平均はそれぞれ約10万6,250枚、22万7,500枚、29万枚となる。
同行の年間予測では、2027年に約114％増え、2028年にはさらに27％増える。月平均と年末時点の生産能力予測は異なる指標だ。例えば12月後半に生産を始める工場は、その年の生産量にはほとんど寄与しない一方、翌年に利用できる生産能力は押し上げる。
2027年の予測にはなお大きな差があり、月約17万枚から、ゴールドマン・サックスの年平均22万7,500枚まで幅がある。いずれの予測も大幅な拡大を見込んでいるものの、顧客はどれだけの能力がいつ利用可能になるのか見通しにくい。
台湾が拡張を主導、大型パッケージも開発進む
TSMCの拡張計画には、嘉義のAP7の段階的な開発、台南のAP8 P2への装置設置、AP6でのSoIC能力の増強が含まれる。SoICはチップを三次元に集積する関連技術だ。計画されている増強は、新工場1カ所に依存せず、複数の拠点で先端パッケージング能力を広げるものとなる。
CoWoSの拡張は主に台南と嘉義に集中する見通しだ。海外では、AP1と呼ばれる米国の先端パッケージング工場が計画されており、2028年の生産開始を目指す。
TSMCの董事長兼最高経営責任者（CEO）を務めるC.C.魏氏は、顧客にとってCoWoSが引き続き望ましい方式だと述べている。直近の決算説明会での発言として伝えられた内容によると、レチクルサイズの5倍に相当するパッケージはすでに高い歩留まりで量産中で、9倍と14倍の方式は開発段階にあるという。
レチクルは、チップのリソグラフィーで使うパターン付きの原版だ。ここでいうレチクルサイズの倍数は、パッケージング基盤の大きさを示す。大型化すれば演算ダイやメモリーをより多く搭載できるが、組み立て装置や工程管理への要求も高まる。
報じられた開発スケジュールでは、レチクルサイズの14倍に相当するパッケージングは2028年が目標とされる。パッケージ内により大規模なAIシステムを収めると同時に、その製造に必要な生産能力を拡大することを目指す。
CoPoSで異なる生産方式を導入
TSMCはChip-on-Panel-on-Substrate（CoPoS）の開発も進めている。パッケージング時の作業単位に円形ウエハーを使う代わりに、より大型の長方形パネルを用いる方式だ。大きな組み立て品を搭載できることや、処理面積をより効率的に使えることが、想定される利点に挙げられる。
長方形パネルなら、1回の生産でより多くのパッケージを処理でき、1個当たりのコストを抑えられる可能性がある。大型のAI向けGPUやカスタムASICが恩恵を受ける用途として期待される。ただし、こうしたコスト削減を実現するには、広い表面全体で安定して機能する装置、材料、工程が必要だ。
サプライチェーン関係者の情報によると、CoPoSのパイロットライン向け主要装置の設置は2026年2月に完了し、6月までにライン全体の立ち上げを終える見通しだった。予測では最も早い場合で2028年に量産が始まり、別の見込みでは2029年までずれ込む可能性があり、その後に採用が広がるとされる。
CoPoSの開発が進む間、現在の需要を担う主力技術はCoWoSだ。関連技術のファンアウト・パネルレベル・パッケージングもパネルを利用し、モバイル機器、車両、接続機器向けの薄型で高密度に接続されたパッケージなどに用いられる。
業界関係者の情報で挙げられたCoPoSの初期サプライヤーには、Chroma ATE、Scientech、C Sun、GMM、APT、GPTC、Ta Liang Technology、V5 Technologies、Favite、Gudeng Precisionが含まれる。各社は加工装置、検査、自動化、材料、キャリアなどを担う。パネル方式への移行は、最終組み立て工場だけでなく、より幅広い製造ネットワークに新たな需要をもたらす。
顧客が注視する日程とコスト
パッケージングの供給逼迫に加え、チップ自体の製造コストも上昇すると報じられている。TSMCは、工程技術に応じて2027年1月からウエハー製造価格を3～6％引き上げる方針を固めたとされ、2ナノメートルと3ナノメートルの生産が最大の値上げ幅に直面する見通しだ。
チップ製造とパッケージングは、生産コストの別々の部分を占める。先端製造プロセスとCoWoSを利用する顧客は、両方の段階で値上げに直面する可能性がある。報じられた割合は異なるサービスに適用されるため、完成品コストへの影響は、各サービスが費用全体に占める比率によって変わる。
業界関係者の情報とアナリスト予測で示された主な節目は次のとおり。
- 2026年2月：CoPoSパイロットライン向け主要装置の設置が完了したと報じられ、ライン全体の立ち上げは6月までに完了する見通しだった。
- 2026年10月27日：サプライチェーン関係者がCoWoS価格の10～20％引き上げの可能性と、装置の納入待ち期間が6～8カ月に延びたことを伝えた。
- 2027年1月：ウエハー製造価格の3～6％引き上げが始まる予定。
- 2027年：CoWoSの生産能力は大幅に拡大する見通しだが、拡大規模の予測には差がある。
- 2028年：米国のAP1パッケージング工場が生産開始を予定しており、レチクルサイズの14倍に相当するパッケージングも技術開発日程に含まれると報じられている。
- 2028～2029年：現在の業界予測では、CoPoSが量産に入る可能性がある。
チップ設計企業やAIインフラの購入企業にとって、実務上の課題は、製造、パッケージング、検査の枠を製品日程に合わせることだ。TSMCの投資は生産ネットワーク全体の拡大を通じて、間接的に3つの圧力すべてに対処する。ただし、投資が実際に利用可能な供給につながる速度は、装置の納入、工程認定、パッケージの大型化によって決まる。
要点
- TSMCはCoWoSパッケージング価格を10～20％引き上げることを検討していると報じられているが、実施時期は確認されていない。
- 生産装置の納入待ち期間は、従来の3～6カ月から6～8カ月に延びている。
- AI向けパッケージの大型化と検査サイクルの長期化により、生産量の維持に必要な装置が増えている。
- CoWoSの生産能力は急速に拡大する見通しだが、2027年の予測には大きな差がある。
- 台南と嘉義が拡張の中心で、米国のAP1工場は2028年の稼働を予定している。
- CoPoSは大型パッケージと単位コストの低減を支える可能性があり、早ければ2028～2029年に量産が見込まれる。
